

ELEKTRICKÉ PARAMETRY LOGICKÝCH OBVODŮ, KOMBINAČNÍ LOGICKÉ OBVODY


I. Měření vlastností logických obvodů:

1. Změřte převodní charakteristiky $U_2 = f(U_1)$ u předložených druhů hradel pro napájecí napětí $U_{cc} = 5\text{ V}$:

a) 74ALS 00 (TTL), b) 74HC 00 (CMOS), c) 4011(CMOS)

Charakteristiky vynesete do grafu, porovnejte navzájem jejich průběhy a zhodnoťte, zda vyhovují předepsaným požadavkům.


Schéma zapojení:



Napětí U_1 měňte v rozsahu od 0 V do 5 V.



2. Změřte převodní charakteristiky $U_2 = f(U_1)$ CMOS hradla 4011 pro napájecí napětí $U_{cc} = 5, 10$ a 15 V. Charakteristiky vynesete do grafu, porovnejte navzájem jejich průběhy a rozhodovací úrovně pro L (log. nulu) a H (log. jedničku).
3. Změřte zatěžovací charakteristiky výstupu $U_2 = f(I_o)$ jednoho hradla logického obvodu 74ALS 00. Závislosti vynesete do grafu a určete maximální zatěžovací proud logické úrovně L (0,5 V) a H (2,7 V). (Pro simulaci úrovně H připojte vstupy hradla na napětí + 5 V a úrovně L na 0 V).
Pro obvody CMOS ověřte, zda výstupy vyhovují daným logickým úrovním pro zatěžovací proud $I_o \leq I_{o\max} = 10\text{ mA}$.

Schéma zapojení:




4. Změřte zpoždění signálu na hradle t_{LH} a t_{HL} u předložených druhů hradel pro napájecí napětí $U_{cc}=5\text{ V}$ u obvodů 74ALS 00 a 74HC 00 (CMOS), a pro napájecí napětí $U_{cc}=5$ a 15 V u obvodu 4011. Zhodnoňte, zda vyhovují předepsaným požadavkům a porovnejte je navzájem. Měřte při frekvenci budicího signálu $f=1\text{ MHz}$.

Schéma zapojení:




Vnitřní zapojení obvodů:

74ALS 00 a 74HC 00



4011



Pozn.: Při veškerých měřeních na obvodech CMOS všechny vstupy nepoužitých hradel uzemněte!